[Beaglebone]GPMC DMA通道读取FPGA数据

为了实现FPGA和Beaglebone数据互通，且保证50Mbps的高速传输速率，我选择了AM3355x的GPMC（一般内存控制器）接口，当然数据搬运工作使用DMA能有效地节省CPU时间。小结一下，需要解决的问题有：

FPGA的GPMC I/O驱动保证内核能够在无DMA情况下read/write数据。重点在于调试读写时序。
FPGA的DMA驱动。第一步，保证内存到内存拷贝数据的DMA可用，保证DMA中断可以得到触发。第二部，保证FPGA IO到内存的DMA生效。

对与基本的读写功能，FPGA端做了一个简单的计数器，使用8bit数据线同D0-D7相连，同步模式，配置好GPMC模式，配合FPGA的GPMC时钟，以及 gpmc_timings，就能够按照预想的周期读写数据了。调试时示波器是少不了的，捕获读写周期才知道做的timing对不对。顺便说一下，论坛和参考博客里面硬写配置寄存器值得方式真是太挫了。我的测试timing如下，可以保证一次读一个byte：

static struct gpmc_timings aplus_fpga_timings = {
   /* Minimum clock period for synchronous mode (in picoseconds) */
   .sync_clk = 1000 * GPMC_FPGA_SYNC_CLK_NS, /* 10ns */
   .cs_on = 0,
   .cs_rd_off = 2 * GPMC_FPGA_SYNC_CLK_NS,       /* Read deassertion time */
   .cs_wr_off = 2 * GPMC_FPGA_SYNC_CLK_NS,       /* Write deassertion time */
   /* ADV signal timings corresponding to GPMC_CONFIG3 */
   .adv_on = 0,            /* Assertion time */
   .adv_rd_off = 6 * GPMC_FPGA_SYNC_CLK_NS,       /* Read deassertion time */
   .adv_wr_off = 6 * GPMC_FPGA_SYNC_CLK_NS,       /* Write deassertion time */
   /* WE signals timings corresponding to GPMC_CONFIG4 */
   .we_on = 0 * GPMC_FPGA_SYNC_CLK_NS,        /* WE assertion time */
   .we_off = 6 * GPMC_FPGA_SYNC_CLK_NS,      /* WE deassertion time */
   /* OE signals timings corresponding to GPMC_CONFIG4 */
   .oe_on = 0 * GPMC_FPGA_SYNC_CLK_NS,        /* OE assertion time */
   .oe_off = 1 * GPMC_FPGA_SYNC_CLK_NS,      /* OE deassertion time */
   /* Access time and cycle time timings corresponding to GPMC_CONFIG5 */
   .page_burst_access = 1 * GPMC_FPGA_SYNC_CLK_NS,    /* Multiple access word delay */
   .access = 1 * GPMC_FPGA_SYNC_CLK_NS,       /* Start-cycle to first data valid delay */
   .rd_cycle = 2 * GPMC_FPGA_SYNC_CLK_NS,        /* Total read cycle time */
   .wr_cycle = 2 * GPMC_FPGA_SYNC_CLK_NS,        /* Total write cycle time */
   /* The following are only on OMAP3430 */
   .wr_access = 7 * GPMC_FPGA_SYNC_CLK_NS,        /* WRACCESSTIME */
   .wr_data_mux_bus = 3 * GPMC_FPGA_SYNC_CLK_NS,  /* WRDATAONADMUXBUS */
};

第二个问题，我选择了一致性DMA，相对流式DMA的效率上的差别还真没仔细测试过，如果还需提高效率在测试看看。DMA以前只是概念上的理解，比较虚幻，写驱动前少不了补课。我先尝试使用流式DMA苦于没有正确读到数据，后来将TI的dma_test.c编译到内核测试ok，便使用一致性DMA尝试。中途发现驱动缓冲拷贝有问题导致可能读到GMPC IO数据但没有正确传回用户空间，饶了一圈，终于可以通过DMA读到硬件数据，剩下的就是GPMC burst模式下的时序微调了。